如今的天河一号A则改装了14336颗Intel Xeon X5670 2.93GHz六核心处理器、7168块NVIDIA Tesla M2050高性能计算卡，还有2048颗我国自主研发的飞腾FT-1000八核心处理器，总计20多万颗处理器核心，同时还更换为专有互联网络。
SUN公司在推出UltraSparc T1之后，就开始投入代号为“Niagara2”的“UltraSparc T2”处理器的开发。2007年8月，UltraSparc T2正式发布。UltraSparc T2虽然仍然保持8核心设计，但每个核心可支持的线程数提升到8个。换句话说，UltraSparc T2拥有高达64线程的并行处理能力，比UltraSparc T1整整提升一倍。
另外，UltraSparc T2直接集成了8个独立的加密加速单元、支持虚拟运行的两个10Gbps以太网接口和八个PCI-E通道，而浮点单元仍保持精简设计的原则，数量只有8个。
多线程和虚拟运行是UltraSparc T2的拿手好戏，SUN表示UltraSparc T2的每个线程都可以独立运行一个操作系统，因此理论上一枚UltraSparc T2处理器可以最多支持64个系统并行运作。而在Web访问等事务处理中，64线程的UltraSparc T2将具备常规处理器难以达到的超快响应能力。也是为了应对多线程处理的需要，UltraSparc T2配备了4个内存控制器，内存总带宽将超过50GBps。
得益于65纳米工艺，UltraSparc T2的工作频率提高到了1.4GHz，而平均工作仍保持在70瓦左右，即便全速运行不过为120~130瓦，平均每个线程只需要消费2瓦。
本课题是X处理器的I/O系统设计的一部分。X处理器是一款面向多事务流处理和高性能计算的通用8核处理器。为了满足多核框架下大量I/O访问需求，X处理器采用SOC设计，直接在芯片上集成了PCIE硬核，图1-9给出了X处理器的总体框图。L2存储体是由8个子存储体组合，每个CPU核一个子存储体。CrosBar是一个交叉开关网络，它实现CPU核与L2存储体以及存储管理单元之间数据交互。PCI Express接口部件（PCIE Interface Unit，PIU）主要功能是，在主机与PCI Express核之间起着桥接功能，相当于PCI Express协议中Root Complex ，它接收来自于PCI Express核的报文并将其转换为CPU命令或者MMU命令，或者将CPU命令和MMU命令转换为PCIE报文发往PCIE核，再由PCIE核将该报文转发给相应的I/O设备。PCIE核则负责根据PCIE协议处理所接收到来自于PCIE接口部件的报文，或者将来自于I/O设备中断和响应转换为正确的PCIE报文发送给题需要研究与解决的问题就是为该处理器设计硬件辅助I/O虚拟化系统。由于X处理器的I/O系统是基于PCIE总线，因此X处理器的硬件辅助I/O虚拟化设计就是针对PCIE接口部件的虚拟化设计。
最新一代：8核，1g以上
X处理器为64位处理器，设计目标主要面向高性能应用。时钟频率是衡量其性能的重要指标之一。同时，X处理器相对以往处理器不同之处在于其具有8个对等的核，之间通过互联信道进行通信，且有高度的同步时序要求。其次，片上集成了大量定制设计单元如乘加单元L1Cache，L2Cache和寄存器文件RF等设计目标
针对高性能多核处理器的特点，选取合适的时钟实现方案并最终实现在时钟信号1Ghz频率下偏斜不大于100ps的要求。
最低700Mhz下，最高1.4Ghz可以正常工作
90nm工艺下，插入调整单元后的时钟偏斜不大于60ps。在130nm工艺下，插入调整单元后的时钟偏斜不大于80ps，圆满完成预定的设计目标。
通过以上内容，基本可以了解了飞腾1000cpu的前世今生了。